三星和台积电争了这么多年，最后可能要在同一颗HBM芯片上合作。推动这件事的是英伟达，连底部逻辑芯片该采用哪家工厂的制程，都提出了明确要求。

10月18日，韩国《首尔经济日报》报道称，英伟达要求三星、SK海力士和美光统一采用台积电3纳米工艺，为下一代定制高带宽内存NVHBM生产基底裸片。三星据称已接受这一安排，可能首次在HBM制造阶段引入最大的晶圆代工竞争对手。这笔订单背后，英伟达希望减少多供应商的开发成本，三星需要权衡内部制造与客户订单，台积电则有机会进入更深的存储制造环节。

这是半导体行业极为罕见的一幕：手握自有先进制程的三星，主动把 HBM 核心逻辑芯片的制造订单，送到了自己最大的竞争对手手里。

这多少有些出乎意料。三星一直把存储、晶圆代工和先进封装的一体化能力视为竞争优势，希望客户所需的关键芯片尽可能留在自己的工厂生产。如今为了英伟达下一代定制HBM，它可能主动让出部分制造订单。对三星来说，这是一道商业选择题。对于台积电而言，这又意味着什么？答案要从英伟达今年8月发布的一项技术说起。



01自己有4纳米，三星为何还要找台积电

2026年8月26日，英伟达正式发布NVHBM，一种基于HBM4E技术发展的定制高带宽内存。很多人熟悉电脑里插的 DDR 内存条，HBM 和它完全是两种东西。简单说：普通内存是 “远距仓库”，插在主板上，和计算芯片离得远，数据传输像走公路，速度有限，胜在便宜通用；HBM 是 “贴身立体仓库”，十几层内存颗粒垂直堆叠起来，和 AI 计算芯片封装在同一个盒子里，数据传输像坐垂直电梯，带宽是普通内存的几十上百倍，是大模型 AI 算力的核心刚需。

新产品最重要的变化，发生在HBM底部的基底裸片：英伟达把原本位于GPU或其他AI加速器上的定制内存控制器，移到了这颗芯片内部。传统HBM由多层DRAM与底部基底裸片组成。DRAM负责存储数据，基底裸片承担连接、输入输出和信号传输等功能，内存控制器则主要位于计算芯片上。

究其原因，英伟达看中的是计算芯片上越来越珍贵的面积。大模型推理需要不断从内存读取模型参数，缩小计算芯片上的内存接口面积，能够让设计者把更多空间留给计算单元，同时改善数据传输效率。新方案下，NVHBM单堆栈内存带宽最高提升30%，HBM功耗最高降低15%，并可为XPU（各类 AI 异构计算芯片的统称）计算芯片释放最高25%的额外可用面积。实际产品能够获得多少收益，还取决于芯片架构和应用负载。


图源：英伟达官方技术博客

芯片面积省下来了，制造难度却转移到了基底裸片。过去主要负责连接的底部芯片，如今需要放入更多复杂逻辑电路。晶体管密度、功耗、信号完整性和散热要求随之提高，基底裸片逐渐成为影响整颗AI加速器性能的重要组成部分。

三星原本有自己的解决方案。今年2月，三星宣布HBM4正式量产出货，采用第六代10纳米级DRAM工艺（1c）与自家4纳米逻辑基底裸片，这也是三星垂直整合模式最有说服力的地方。存储、代工和封装团队都在集团内部，新产品从设计到制造可以共同优化。

可英伟达的NVHBM项目，却提出了另一套制造要求。如果三星、SK 海力士和美光采用三套不同工艺，各自独立完成设计验证，会显著拉长开发周期、抬升工程成本。统一采用台积电 3 纳米，能让不同存储厂商围绕相同的逻辑工艺平台开发基底裸片，减少重复设计和验证工作，也方便英伟达统一管控产品性能差异。

对三星存储业务来说，接受这套方案有现实的商业价值。

即使基底裸片交由台积电制造，三星仍然负责DRAM以及存储产品的后续集成与交付。三星可以继续参与英伟达下一代定制HBM的供应竞争，同时减少部分复杂逻辑制造带来的开发负担。相比坚持所有环节自产，保住重要客户的订单机会，可能更加符合存储业务的利益。

三星也没有打算放弃原有的制造体系。计划继续在面向其他客户的定制HBM中采用内部制造模式，同时评估自家工艺参与NVHBM生产的可行性。这意味着，三星在特定项目上引入外部代工，仍保留自己的工艺路线。它愿意把一部分订单交出去，台积电则获得了进入HBM制造环节的新机会。



02台积电的下一笔生意，就在HBM底部

三星与台积电的先进制程竞争，已经持续多年。从5纳米到3纳米、2纳米，双方一直在争夺全球最重要的一批芯片设计客户，只是市场规模的差距越来越明显。

根据TrendForce今年9月公布的数据，2026年第二季度，台积电晶圆代工收入接近402亿美元，占全球代工市场72.5%；三星位居第二，收入约32.6亿美元，市场份额为5.9%。两家公司虽然仍是行业前两名，季度收入却已经相差超过12倍。三星一直试图用垂直整合弥补部分差距。它同时拥有DRAM、先进逻辑制程与封装业务，能够在集团内部完成HBM的多个关键环节。减少跨企业协调。

SK海力士则更早选择了外部合作。2024年4月，SK海力士与台积电签署合作备忘录，宣布共同开发HBM4，并将台积电先进逻辑工艺用于基底裸片。在台积电2026年技术论坛上，SK海力士展出了16层48GB HBM4及内部结构模型，展品明确标注采用台积电先进逻辑工艺制造的基底裸片。


图源：SK海力士官方新闻中心

两种路线的差别很清楚。三星希望把存储、逻辑制造与封装留在内部，SK 海力士则借助台积电的工艺能力，把更多资源投入 DRAM 和 HBM 产品开发。对于台积电而言，基底裸片提供了一个值得关注的新增业务。过去，台积电主要通过 GPU 等计算芯片制造、CoWoS 先进封装，以及与 SK 海力士合作的 HBM4 基底裸片参与 AI 存储供应链。随着定制 HBM 越来越复杂，先进逻辑制造在存储芯片内部承担的功能进一步增加，台积电有机会向更多存储厂商提供基底裸片制造服务。

基底裸片是 HBM 里刚性存在的成本模块，TrendForce 研究指出，哪怕缩减 DRAM 堆叠层数，每颗 HBM 依旧需要一颗基底裸片，这部分成本不会随容量等比例下降。放到 NVHBM 场景下，基底集成内存控制器、升级至 3纳米工艺之后，它对整颗 HBM 的成本、良率的影响力明显变大，基底工艺的议价权在整条 HBM 链条里持续抬升。

当然，台积电无法包揽 HBM 的全部价值。DRAM 制造、垂直堆叠、封装测试和最终产品交付，仍依靠三星、SK 海力士和美光的技术积累，先进逻辑制造的重要性提高，并不会让存储厂商的核心能力随之消失。这一轮变化真正体现的是生产分工更加灵活：存储厂商保留 DRAM 和产品交付优势，台积电提供先进逻辑工艺，而决定各方如何合作的客户，开始拥有更大的影响力。



03一边分散采购，一边集中制造：英伟达的新难题

高端 HBM 供给持续紧张，是英伟达推动统一工艺的直接背景。三星、SK 海力士的财报均显示，头部客户正在提前锁定远期产能，行业普遍预判，2027 年之前 AI 存储需求的增长速度都会持续高于供给扩容的节奏。



对英伟达而言，HBM 的交付能力直接决定 AI 芯片的出货节奏。引入三家存储供应商本是为了分散供货风险，但如果三家各自采用不同的基底工艺，英伟达就要针对不同制程分别做内存控制器适配、系统测试与性能验证 —— 供应商越多，工程协调成本越高，反而拖慢整体交付进度。统一基底工艺，就是用标准化方案破解这个矛盾：让三家厂商在同一块工艺平台上开发产品，大幅削减重复验证工作，最终保障算力芯片的稳定供货。

英伟达的野心不止于给自家 GPU 配套。它已经向外部生态开放 NVHBM 标准，亚马逊旗下的 Annapurna Labs 成为首批合作伙伴，将搭配 NVLink Fusion 技术用于自研 AI 计算系统。这意味着英伟达正在把 NVHBM 打造成 AI 硬件的通用内存底座：云厂商可以保留自研 XPU 的灵活性，但在内存接口、互联架构层面要向英伟达定义的标准靠拢，存储厂商也需要围绕这套规范开发对应产品。

但这套策略暗藏结构性矛盾。英伟达通过三家存储厂商分散了 HBM 的采购风险，却把基底裸片的上游制造环节，全部集中到了台积电 3纳米这一条产线上。目前台积电 3纳米产能本身就处于满载状态，承载着大量 AI 计算芯片与高端处理器订单；未来 NVHBM 需求持续放量，基底裸片就要和其他高端芯片争抢产能资源，原本分散的风险反而汇聚成了新的单点瓶颈。

好在三星并未完全放弃自有工艺路线，目前仍在验证自家制程适配 NVHBM 的可行性，成为这条供应链上为数不多的对冲选项。对英伟达来说，靠标准化拿到了效率优势和生态话语权，就必须承接制程产能集中带来的供应链隐患。而对三家存储厂商来说，满足工艺标准只是拿到了入场券，最终的订单份额，依然要靠 DRAM 性能、封装良率、成本控制和稳定交付能力来争夺。



04芯流观点

这一桩 “三星用台积电工艺给英伟达做 HBM 基底” 的交易，本质是三方各自做利弊置换。三星放下 IDM 全链路自研执念，优先锁定高价值算力订单；台积电抓住基底裸片这一新增量赛道，在 GPU 订单之外开辟存储逻辑芯片的代工收入。但存储厂商的护城河并未消失，DRAM、堆叠、封测仍是它们的底牌，后续博弈焦点，会落在 HBM 标准话语权和利润分配上。

英伟达的算盘最为长远：统一基底工艺，对内解决多供应商验证繁琐、供货不可控的痛点，对外把 NVHBM 塑造成 AI 硬件生态的通用内存底座，吸纳云厂商自研 XPU。但收益和风险一体共生：它把多源存储采购的风险分散了，却把基底制造风险归集到台积电单一先进制程。

这是一种脆弱的权力格局。景气上行期，订单足以压住分歧，存储厂商愿意妥协；周期转向、产能紧张时，制衡就会浮出水面。头部存储厂商完全有能力通过自有标准、订单倾斜等方式对冲英伟达的标准垄断。

我们或许正在见证一条新产业链规则的成型：在 AI 算力主导的时代，HBM 的定义权不再只由存储厂商说了算。谁掌握算力生态，谁就有能力重新划定存储芯片的工艺边界。这不是一次简单的代工合作，而是算力产业对存储行业规则的一次试探与重塑。