英伟达黄仁勋5月28号晚间接受采访时，对于华为的韬定律突破，他是这样回答的。他表示，这对华为来说是突破，但对台积电并不是威胁。他说，台积电使用芯片堆叠和3D封装技术已经快10年之久了，台积电的技术非常的先进。

他这话说得挺客气，这对华为是突破，但对台积电不是威胁。可你细品，老黄其实把两件不同的事揉在一起了。

他把华为的逻辑折叠，直接当成台积电玩了十年的3D封装技术来评价。翻译成人话就是：你们搞的这套，台积电十年前就玩过了。但他真弄明白了华为到底做了啥吗？

逻辑折叠的核心，是把原来平铺在二维平面上的电路，在图纸阶段就进行三维重构。关键信号路径的走线长度直接砍掉50%到80%，这是设计层面的深度重构，不是制造层面的修修补补。

北大集成电路学院前两天的文章把这个区别讲得特别透。他们提出了“真3D”和“赝3D”的划分。老黄说的3D封装是什么？是“赝3D”——整个模块一次性固定在某一片die上。逻辑折叠是“真3D”——同一模块内部的标准单元可以灵活分布到不同die上，设计空间更大。两者的技术层级差了一整截。

打个比方你就懂了。2.5D封装就像把两栋房子搬到同一层楼，中间修一条走廊。3D封装是把两栋房子叠起来，装几部电梯。但不管怎么折腾，HBM和GPU本质上还是两栋独立的房子。逻辑折叠是什么？它是在图纸阶段，就把原来放在东西两端、天天要互相喊话的两个房间，一个放一楼一个放正上方，中间打个垂直小通道，探个头就能说话。这是设计师改图纸，不是施工队搬房子。

华为这六年已经基于韬定律实打实设计并量产了381款芯片。手机、AI加速器、汽车电子、工业基础设施，五大品类全覆盖。今年秋天要发布的麒麟2026，晶体管密度从150提升到238 MTr/mm²，53.5%的跳涨，P核能效提升41%。峰值频率干到3.1GHz。华为的目标是2031年达到等效1.4纳米制程的晶体管密度。

老黄嘴里“不是威胁”这句话，短期是真话。台积电手里有2纳米、1.4纳米制程，十年3D封装生态不是一天能追的。但长远来看不好说——当你发现不缩小晶体管也能翻倍性能的时候，设计主导权就不再是制造端一家独大了。

黄仁勋这人说话向来两头堵。一边说不是威胁，一边又承认“低估中国制造能力是愚蠢的”。给老战友站台的同时，也替未来的变量留了余地。

权威信源：黄仁勋采访实录——观察者网2026年5月29日报道《台积电领先10年？黄仁勋误读了韬定律》