北大这篇文章把关键差异直接点出来了——

赝 3D 是“模块上楼”：模块整体被放到某一片 die，上下 die 各自按 2D 流程优化，本质还是多块 2D 芯片的堆叠。

真 3D 是“逻辑折叠”：标准单元可在同一模块内部跨 die 分布（跨楼层），布局、布线、时钟和逻辑优化都在三维空间里统一完成，可以让关键路径更短、互连 RC 更低、整体 PPA 更优。

后者的难度显然远高于前者。换言之，华为从19年起“不得不”根据真正更本质的“韬定律”来思考芯片演进的方向，结果还真找到有效路径了——别人都在二维平面上优化芯片，那同一代工艺的优化空间当然有限；而如果我们能在三维空间上去寻求最优路径，那优化空间不就大得多了？

业界还没回过神，3D native EDA都还没影，华为已经把芯片都量产了。这下真的“被迫遥遥领先”了~

华为半导体领域新突破华为发表半导体韬定律华为发表半导体演进新路径