华为正式发表了一个半导体新定律，叫“韬定律”。

5月25日，上海，2026国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波站上讲台，向全球发布了一项足以改写行业规则的技术原则。这不是什么小打小闹的优化，而是中国企业在全球半导体领域首次提出指导产业发展的系统性新原则。简单说，过去60年，全世界做芯片都只认一条路——把晶体管越做越小，7纳米、5纳米、3纳米，数字往死里卷；华为今天说：够了，换条路走。这条路叫“时间缩微”，用信号跑得更快来替代晶体管缩得更小。

你可能想问，这跟你有什么关系？关系太大了。你手里的华为手机、你用的AI软件、你车上的自动驾驶芯片，都跟这件事绑在一起。

先说清楚背景。过去半个多世纪，芯片行业靠一个叫“摩尔定律”的东西活着。这定律说，每18到24个月，芯片上的晶体管数量翻一倍，性能涨、成本降。实现方式也简单粗暴——把晶体管往小里做，这就是所谓的“几何缩微”。但这条路快走到头了：晶体管已经小到十几个原子那么宽，量子隧穿效应让电子开始乱跑，再缩下去，芯片发热能把自己烧了。何况建一条3纳米的产线，成本动辄百亿美元起步。何庭波说得很直白：2020年，华为受到制裁，比同行更早撞上了这堵“墙”。

撞了墙怎么办？何庭波讲了她的心路历程。一开始很沮丧，真觉得没招了。但后来她想明白了一件事：摩尔定律的本质不是把晶体管缩小，而是缩小带来的收益——更快的开关速度、更短的信号传输距离。既然几何上缩不下去了，那就从时间上缩。让信号跑得更快，不就是在另一个维度上实现了芯片升级吗？

这就是“韬定律”的核心。“韬”，对应的希腊字母τ，在电路理论里代表时间常数。τ越小，信号跑得越快，芯片性能越强。实现的手段叫“逻辑折叠”——把芯片从二维平面变成三维立体结构，就像一座城市，过去全是平房，路窄楼矮；现在盖上多层楼房，再配上高架桥，信号不用绕远路就能直达。晶体管密度上去了，性能也跟着往上蹿。

更关键的是，“韬定律”不是纸上谈兵。何庭波在会上披露了一个硬核数据：过去6年，华为已经基于这个思路设计并量产了381款芯片，覆盖手机麒麟、自动驾驶、鲲鹏服务器、昇腾AI计算等领域。381款是什么概念？平均每6天就有一款新芯片落地。这背后是华为数万工程师日夜连轴转，用何庭波的话说：数万人历经七年辛苦，铸成了“莫邪干将”剑。

说到何庭波，得多聊几句。她1969年出生，湖南长沙人，北邮毕业，半导体物理和通信工程双学士、硕士。1996年加入华为，本来想做通信设备研发，结果去参观了ASIC设计实验室，被芯片彻底迷住了，从此扎进半导体这个坑，一扎就是30年。从海思总裁到2012实验室总裁，再到如今华为科学家委员会主任、半导体业务部总裁，她大半辈子都在跟芯片死磕。

2019年5月，美国制裁华为那个凌晨，时任海思总裁的何庭波发了一封内部信，宣布芯片“备胎”全部转正。信里有句话至今读来让人鼻酸：“今天，这个至暗的日子，是每一位海思的平凡儿女成为时代英雄的日子。”7年过去了，当年的“备胎”已经长成了参天大树。这次人民日报专访她，她语气平静但底气十足：华为不会停滞了，我们有加速度了；未来4年、5年、10年，我们跟另一条道路完全可以相比，不会离一流越来越远，只会越来越好。

还有2个数字值得讲。今年秋季，华为要发布新的麒麟手机芯片，这是全球第一个完整采用逻辑折叠技术的产品。网传PPT显示，晶体管密度比传统设计提升53.5%，达到238MTr/mm²，P核能效提升41%，峰值频率冲上3.1GHz。更长远的目标是：到2031年，基于韬定律的高端芯片晶体管密度，将达到1.4纳米制程的同等水平——而且不依赖最先进的极紫外光刻机。

换句话说，当别人还在为3纳米、2纳米产线砸天文数字的时候，华为在另一条赛道上，已经跑出了旗鼓相当的加速度。

何庭波在采访里提到都江堰的故事。李冰父子没有电、没有机械，硬是造出了一个千年水利工程。她说工程师就是面对约束条件，把不确定的东西变得确定。今天的华为半导体团队，面对的不只是物理极限这堵墙，还有外部封锁的铁幕，但他们硬生生凿出了一条新路。